• <tr id='6dCXPJ'><strong id='6dCXPJ'></strong><small id='6dCXPJ'></small><button id='6dCXPJ'></button><li id='6dCXPJ'><noscript id='6dCXPJ'><big id='6dCXPJ'></big><dt id='6dCXPJ'></dt></noscript></li></tr><ol id='6dCXPJ'><option id='6dCXPJ'><table id='6dCXPJ'><blockquote id='6dCXPJ'><tbody id='6dCXPJ'></tbody></blockquote></table></option></ol><u id='6dCXPJ'></u><kbd id='6dCXPJ'><kbd id='6dCXPJ'></kbd></kbd>

    <code id='6dCXPJ'><strong id='6dCXPJ'></strong></code>

    <fieldset id='6dCXPJ'></fieldset>
          <span id='6dCXPJ'></span>

              <ins id='6dCXPJ'></ins>
              <acronym id='6dCXPJ'><em id='6dCXPJ'></em><td id='6dCXPJ'><div id='6dCXPJ'></div></td></acronym><address id='6dCXPJ'><big id='6dCXPJ'><big id='6dCXPJ'></big><legend id='6dCXPJ'></legend></big></address>

              <i id='6dCXPJ'><div id='6dCXPJ'><ins id='6dCXPJ'></ins></div></i>
              <i id='6dCXPJ'></i>
            1. <dl id='6dCXPJ'></dl>
              1. <blockquote id='6dCXPJ'><q id='6dCXPJ'><noscript id='6dCXPJ'></noscript><dt id='6dCXPJ'></dt></q></blockquote><noframes id='6dCXPJ'><i id='6dCXPJ'></i>

                新闻中心

                EEPW百姓彩票 > 物联网与〇传感器 > 业界动态 > 厚翼科技内存测试解决方案BRAINS于物联网∑ 之应用

                厚翼科技内存测试解决方案BRAINS于物联网之应用

                作者:时间:2018-01-11来源:百姓彩票

                  相关话题近年来持续发烧,引爆巨大的市场商机,根》据研调机构Gartner的市场研调报告称,全球每秒接入的设备将达63台,并预估2015-2020市场规模将达千亿美元量级。物■联网已经渗透到各行各业与日常生活中,并极大地扩展监控并测量真实世界中发生的事情的能力。物联网将物品和因特网连接起〗来,含有物联网芯片装置可进行监控与测量进行信息交换和通信,而物联网芯片为了提□ 供与储存更多的数据,在相关』芯片设计上,使用到只读存△储器(Read-Only Memory)与静态随机存取(Static Random-Access MemorySRAM)的容量也比过往的大。

                本文◎引用地址:/91sobn/article/201801/374300.htm

                  为确保芯片上的工作正常内建自我测试技术 (BIST; Built-In Self -Test) 成为芯片实作中不可¤或缺的一部分。因此,厚翼科技(HOY technologies特别开发「整合性自我测试≡电路产生环境-BRAINS,以解决传统设计之不足。自我测试电路 (Built-In Self-Test)可以提高测试的错误涵盖々率,缩短设计周期,增加产品可靠度,进而加快产品的上市速度。传统的测试做法是针对单一█嵌入式内存开发嵌入式测试电路,所以会导致芯片面积过大与测试时间过久的问题,进而增加芯片设计的测试费用与销售成本。此外,传统内存测试方法≡无法针对一些缺陷类型而弹性选择内存测试的算法,将导致内存测试结果不准确。

                1.整合性←内存自我测试电路产生环境-BRAINS

                BRAINS是从整体的芯片设计切入,利用硬件架构共享的观念,创造使用者能轻易产生ξ 优化的BIST电路工具。

                厚翼科技硬件架构共享

                内存№测试电路整合性开发环境-BRAINS基本架构图如下:

                BRAINS有下列功能

                n支持RTLGate-level格式

                n透过BFL (BRAINS Feature List)设定BRAINS的功能

                n自动进行内存◆判别

                n自动产生Testbench

                n自动嵌入BIST到原设计

                n自动追踪 Clock Source

                n透过UDM (User DefinedMemory) 档案支持用户自行定义的内存

                在机台与BIST测试操作时,BIST的频率操作可以为由机台提供或芯片本身提供:

                1.1.BIST的频率操作由机台提供时,BRAINS的相关设定为clock_trace= noclock_switch_of_memory = yesBRAINS在生成BIST电路对于内存Clock接到MCK

                未来在机台与BIST测试时,机台提供ClockBIST MCK进行BIST测试。

                nclock_switch_of_memory :When this option set to “yes”, the clock signal of memory model will be changedto MCK by clock multiplexer in test mode. The clock frequency of MBIST circuitsand memories are running at same frequency in test mode.

                1.2.BIST的频率操★作由芯片提供BRAINS相关的设定如下:

                BIST Function设定:

                nclock_trace : Please setthis option to “yes”. It is in charge of disabling/ enabling clock tree tracingfunction.

                ninsertion : Please set thisoption to “yes”. It is used to integrate generated MBIST circuits and originalsystem designs.

                The block diagram forintegrated system design

                nintegrator_mode : Pleaseset this option to “yes”. It is used to add dedicated test port in top modulefor MBIST circuits based on interface option.

                Ifthis option is set to “yes”, BRAINS will reserve signals internally for testonly. In this case (set to “yes”), users can use share pin

                nauto_group : Please setthis option to “yes”. BRAINS provide auto-grouping function to group memorymodels based on settings in “GROUP” function block automatically.

                Clock Fuction设定:

                nsdc_file : The path of SDCfile.

                ndefine{clock_name} : Setclock domain name

                nclock_cycle : Set workingperiod (ns) of clock domain defined in “clock_name”.

                nclock_source_list: Set source pin or port of clock domain defined in “clock_name”. please divideeach hierarchy by space. If there are more than one source, please divide eachsource by comma.

                  因应晶圆厂提供的cell library 不同,BRAINS 提供给使用者能将cell library的行为加入到▃BRAINS 数据中,能避免BRAINSclocktracing的过程∮被中断。

                BRAINS 的相关设定将要自定义的cell library的行为加入到BRAINS:

                nset user_cell = ./cell_info_name.info

                自定义的cell library的格式:

                例如,cell library定义其中的MUX2CK(.A( ) , .B( ) , .O( ) , .SEL( ))MUX2CK的行为A BInputport OOutpot portSELSelect。在cellinfo中定义[CellName] MUX2CK[Description] A:input , O:outputBRAINS clocktracing执行时,当碰到MUX2CK时,Clock的来源会判断为由≡portA 提供。此外如果在cellinfo中相同的cell name需要有不同的输入源时,[CellName]MUX2CK [Description] B:input , O:output再加上[Hier] hierarchy定义时,BRAINS clock tracing执行时,当碰到hierarchy等于 [Hier]的内容时,当下cell的定义依据定义,选择不同的输入来源◥。

                  当产生BIST后,因为每一组BIST 控制电路的Clock 来源尚未和芯片上的Clock接通。要如何与芯⊙片的Clock相接,BRAINS提供Integration 流程,方便用户整合芯片设计与 BIST电路。

                1.3.BIST的频率操作由芯片提供与外部提供并存。

                2.总结:

                  内存︽测试电路「整合〒性内存自我测试电路产生环境-BRAINS」提供多〒元化的Clock设计,方便使用者依其需求选择应用,加速开发的时程与提升产品可靠度。




                评论


                相关推荐

                技术专区

                关闭